La cifra mostrata all'IFA di Berlino il 5 settembre sembra sia frutto di un errore interno ad Intel, e del reparto Marketing in particolare, il quale è stato autore di un refuso. Così, all'IDF14, il 9 settembre, Intel ha modificato le slide relative al SoC Core M, alzando il numero di transistor integrati da 1.3 mld a 1.9 mld.
Come è potuto accadere un errore simile? Gli errori di stampa accadono da sempre, ed uno dei più madornali, in ambito informatico, riguarda le CPU Bulldozer, quando AMD si accorse di avere esagerato “un pochino” nel conteggiare i transistor della propria CPU (passando poi da 2 mld a 1.2 mld di transistor). In altre parole, ci si è dimenticati un “1.” davanti al 2.
Potremmo trovarci in questo caso nella medesima situazione? Usando il tastierino numerico, il responsabile marketing di turno, ha fatto scivolare inavvertitamente troppo in basso il dito, premendo il 3 invece del 9? O forse, Intel ha cercato di giocare su tale numero per fare bella figura? Non è bello, infatti, vedere un SoC senza particolari feature, con quasi 2 mld di transistor, essere poco più veloce di un SoC ARM che di transistor ne possiede la metà. Che Intel sia stata costretta a rivedere il numero di transistor di Broadwell-Y per motivi commerciali?
Difficile dirlo, però possiamo affermare che ora il rapporto mm2/transistor è decisamente più verosimile, arrivando a superare di poco quello garantito dai 20nm di TSMC (evidentemente le innumerevoli discussioni nei portali specialistici hanno messo la mosca al naso alla dirigenza della casa di Santa Clara, la quale è corsa subito ai ripari). A questo punto, però, cresce la curiosità per i 16nm FinFET della fonderia taiwanese, evoluzione FinFET degli attuali 20nm, e che saranno utilizzati per le prossime CPU High Perf di AMD, se tutto va come previsto.