Maggiori informazioni su "Naples" da parte di AMD
Inviato: mercoledì 8 marzo 2017, 16:34
Discussioni di Bits and Chips - By experts for experts!
https://www.bitsandchips.it/forum/
Giocare con Naples??gabri89 ha scritto:Sto fremendo nell'attesa di avere un bel host dual socket con cui giocare Spero che Lenovo e Dell si sbrighino ad introdurli
Giocare nel senso usarle, non utilizzandoci i videogamegeorge_p ha scritto:Giocare con Naples??gabri89 ha scritto:Sto fremendo nell'attesa di avere un bel host dual socket con cui giocare Spero che Lenovo e Dell si sbrighino ad introdurli
Ahhhgabri89 ha scritto:Giocare nel senso usarle, non utilizzandoci i videogamegeorge_p ha scritto:Giocare con Naples??gabri89 ha scritto:Sto fremendo nell'attesa di avere un bel host dual socket con cui giocare Spero che Lenovo e Dell si sbrighino ad introdurli
Quell'articolo non mi convince:AMDfusion ha scritto:è uscito questo articolo un'ora fa http://wccftech.com/amd-ryzen-performan ... duler-bug/ quindi è un vero e proprio bug dello scheduler di windows 10?
Capisco. Comunque più che altro l'unica cosa che vorrei, è che risolvessero tutti questi problemi di bios e su windows 10... A fine marzo mi devo fare il pc nuovo fiammante con 1700X .Alessio89 ha scritto:Quell'articolo non mi convince:AMDfusion ha scritto:è uscito questo articolo un'ora fa http://wccftech.com/amd-ryzen-performan ... duler-bug/ quindi è un vero e proprio bug dello scheduler di windows 10?
- Per quel che ne so non esiste differenza fra i due thread di un core hyper-threading.
- L'ammontare della cache L3 rilevata è più un'informazione, in quanto l'ISA permette di fare ben poco sulla cache, è da considerarsi una memoria voltatile alla quale non si può accedere direttamente e tutto ciò che viene forzato in cache potrebbe essere sovrascritto in un clock successivo alla fine dell'operazione.
- La mancanza, sempre che ci sià, è nel fare automaticamente round-robin dei thread fra blocchi CCX diversi, il che causerebbe cache miss fra i due blocchi di cache L3. Ovviamente questo non puoi isolarlo nell'applicazione in maniera facile, anzi è quasi impossibile, ma almeno i cache miss diminuirebbero. Alla cosa si potrebbe ovviare se AMD è in grado di fornire un modo deterministico di distinguere il blocco CCX di appartenenza dei thread logici della CPU.