Al VLSI Symposium che si terrà in Giappone, a Kyoto più precisamente, questo aprile, Intel presenterà un documento intitolato “A 22nm High Performance Embedded DRAM SoC Technology Featuring Tri-Gate Transistors and MIMCAP COB”, attraverso il quale saranno discusse le modalità e le problematiche incontrate dall'azienda di Santa Clara nel rientro nel settore delle DRAM.

 

 

Sarà discusso, inoltre, come l'eDram è stata implementata nelle CPU core Haswell, e come questa memoria operi. Secondo le informazioni ufficiose, la eDram presente nelle CPU dotate di iGPU GT3 sarà pari a 128MB, e sarà abbinata ad un Bus da 512 Bit. Questo dovrebbe permettere una Bandwidth di 64GB/s.

Un'altra curiosità che sarà svelata al Simposio è relativo alla tipologia di Dram utilizzata per realizzare la eDram. Fino ad oggi si è parlato  di LPDDR2/3, GDDR5 e DDR3, ma a quanto pare nessuna di queste supposizioni sembra realistica: “None of these technologies are consistent with a very wide and low transfer rate interface (e.g., a 512-bit bus). DDR and GDDR are far too power hungry because they are designed for operating over a board, rather than within a package. On the other hand, LPDDR is simply not high enough performance”.

In ultimo, seguendo il ragionamento proposto da David Kanter di Real World Tech, Intel potrebbe rientrare nel mercato delle Dram. Non le Dram classiche, delle DDR3 o delle future DDR4, ma dell'embedded Dram, un mercato ad alto valore aggiunto, che dovrebbe consentire buoni margini di guadagno.

Forse Intel ha trovato il modo di sfruttare le proprie FAB da 22nm?