Ulteriori informazioni stanno emergendo riguardo la prossima generazione di CPU Xeon, basate sull'uArch Sapphire Rapids. Questa nuova uArch prenderà il posto delle attuali architetture Lake, attive dal 2015 con Skylake, alla base delle CPU Core commercializzate fino ad oggi. Questa nuova uArch sarebbe dovuta uscire uno/due anni fa, ma i problemi di messa a punto dei 10nm ne hanno ritardato notevolmente la commercializzazione.

Alla base di questi nuovi Xeon vi è un design Chiplet, utilizzato da AMD fin dalla prima incarnazione delle CPU EPYC. Quattro Die, ognuno dotati di 15 core, andranno a comporre le CPP Xeon, fino ad un massimo di 56 core per i modelli di punta. Purtroppo non riusciremo a vedere modelli con 60 core attivi, almeno per il momento, perché le rese produttive del nodo 10nm Enhanced SuperFin non sono ancora eccellenti. Ogni Die, quindi, vedrà almeno un core disabilitato.

Questi Xeon supporteranno le memorie DDR5, attese per fine anno, e il BUS PCI-E 5.0, ma le novità più interessano sono altre due:

  • on-package potremmo vedere fino a 64GB di memorie HBM2, probabilmente in modalità Cache L4;
  • on-package è presente anche un chip di Altera, che probabilmente fungerà da acceleratore per determinati task.

Naturalmente tutto questo ben di Dio richiederà un nuovo Socket, il 4677-X. Questo Socket dovrebbe essere utilizzato dalla prossima revisione di Sapphire Rapida, Granite Rapids, atteso per il 2022-23 e prodotto sui 7nm (di Intel o TSMC non lo sappiamo).

Fonte: Bilibili @ YuuKi_AnS