Durante l’Architecture Day 2018, che ha avuto luogo il 12 dicembre, Intel ha mostrato tutti i propri prodotti, per la maggior parte in via di sviluppo, che vedranno la luce nell’arco dei prossimi cinque anni.

Grande interesse, almeno per noi pcisti convinti, ha suscitato la presentazione della nuova uArch “Sunny Cove”, destinata a sostituire l’uArch “Skylake” già a fine 2019 sui 10nm 3D-Gate, almeno secondo i piani di Intel.

Qualche giorno fa era comparso il rumor della possibile commercializzazione di nuove CPU fino a 10 core basate sull’uArch Skylake, su piattaforma CoffeeLake, con il nome in codice di Comet Lake, ma per il momento si tratta solo di voci. Quello che è certo è che Intel sta spingendo sull’acceleratore per trovare una risposta adeguata alle prossime CPU Ryzen basate sull’uArch Zen2 e realizzate sui 7nm FinFET di TSMC.

Proprio per questo motivo la nuova uArch Sunny Cove andrà a coprire quei punti deboli che si sono potuti osservare nell’uArch Skylake nei confronti di Zen, principalmente quando si fa uso di software pesantemente multithreaded, come è specificato nel comunicato ufficiale:

• Enhanced microarchitecture to execute more operations in parallel.
• New algorithms to reduce latency.
• Increased size of key buffers and caches to optimize data-centric workloads.
• Architectural extensions for specific use cases and algorithms. For example, new performance-boosting instructions for cryptography, such as vector AES and SHA-NI, and other critical use cases like compression and decompression.

Ancora è difficile capire quali di queste novità siano frutto dell'arrivo di Jim Keller (Il quale ha presentato la nuova uArch), ma sicuramente questi avrà messo la propria ultima parola su quali fossero da integrare o meno in Sunny Cove. Si tratta, infatti, di un'evoluzione - seppur importante - delle sempreverdi microarchitetture Core, e non di un progetto completamente nuovo come poteva essere Zen di AMD (Possiamo affermare si tratti di un passaggio simile a quello avvenuto da Sandy Bridge a Haswell).

Tornando alle novità apportate da Sunny Cove (Finalmente spariscono i laghi!), Intel ha deciso di puntare sul miglioramento delle prestazioni in Single Thread (Segno che qualcosa da fare c'è ancora, e non siamo giunti al limite), in Multi Thread e sull'aggiunta di alcune SIMD per compiti specifici.

Più in particolare, Intel ha deciso di seguire la strada di AMD, ampliando e migliorando la Cache L1 Data (Aumentadone le dimensioni del 50%), la Cache L2 (Raddoppiata!) e riorganizzando la pipeline.

Cercando di rendere il tutto più semplice possibile, la pipeline di una CPU può essere suddivisa in tre macro-blocchi: il front-end, il banck-end e la gestione della Cache (Quest'ultima verrà modificata solo con l'uArch successiva a Sunny Cove, cioè Willow Cove) . Il compito del front-end è quello di "dare in pasto" al back-end (detto anche Execution Engine) quante più operazioni possibili, nel giusto ordine, così da massimizzarne la capacità di calcolo, e per farlo sono possibili due vie:

• prelevare le micro-operazioni dalla Cache L1 Data, "già preparate", e pronte da spedire al back-end (Preferibile);
• prelevare le istruzioni dalla cache L2 e decodificarle nell’ordine del programma. La decodifica di ciascuna istruzione in una sequenza di micro-operazioni più semplici viene eseguita grazie alla Cache L1 Istruzioni (Più lento).

Per questo motivo Intel ha deciso di aumentare le dimensioni della Cache L1 Data: più è grande più è utile, in quanto può contenere più micro-operazioni già pronte.

Una volta fatto ciò, lo scheduler dovrà ordinare le micro-operazioni da spedire al back-end, anche fuori ordine di arrivo, così da massimizzare le prestazioni (L'unità di ritiro - Retirement Unit - dovrà poi controllare che i risultati così ottenuti siano concordi con i risultati rispetto ad un'esecuzione in ordine: una specie di prova del 9). Proprio per questo motivo, Intel ha deciso di dare una svecchiata al Front-End (Porte ed unità di esecuzione), come è possibile osservare dalla slide qui in basso.

Per rendere il tutto più equilibrato, e più conforme alla nuova organizzazione della pipeline, il design del Decoder passa da 4-Wide (Skylake) a 5-Wide.

Per quanto concerne le istruzioni aggiuntive e/o migliorate, Intel ha pensato prevalentemente al mercato Server (IA, Criptografia, ecc), come era logico aspettarsi, in quanto Sunny Cove verrà utilizzata anche per la realizzazione di CPU Xeon.

Concludiamo scrivendo che Sunny Cove, nell'arco dei prossimi anni, vedrà il rilascio di iterazioni migliorate, denominate Willow Cove (2020 - Cache ridisegnata, sicurezza migliorata) e Golden Cove (2021 - Prestazioni ST migliorate, SIMD dedicate all'IA e connessione 5G integrata).

Autore: Gian Maria Forni
Esperto in: Esperto di mercati e CPU

Sebbene sia laureato in Lettere e Filosofia, indirizzo Storia Contemporanea, e scriva per quotidiani e riviste di tale settore, ha sempre avuto la passione per l'informatica ed ha collaborato quale moderatore in importanti forum del settore

3002 news	213 articoli