Secondo quanto siamo venuti a sapere, la versione a 512 Bit delle SIMD AVX sarà abilitata solo nelle versioni Xeon di Skylake. Nelle versioni consumer di Skylake, le CPU della serie Core, le AVX-512 saranno disabilitate.
Va detto, comunque, che non tutte le istruzioni AVX-512 saranno implementate negli Xeon “SkyLake”, e che la versione completa (o quasi) di queste la vedremo solo con Cannonlake nel 2017 (se saremo fortunati, in quanto Intel sta già pensando ad un SkyLake Refresh, al pari di quanto ha fatto con Haswell). Quindi, per l'utenza consumer, il tutto sarà rimandato di qualche anno. Tra Skylake ed Haswell, dal punto di vista delle SIMD, non sembra cambiare poi molto.
In ultimo, due set di istruzioni AVX-512 sono rese disponibili solo con i coprocessori Knights Landing, e stiamo parlando dei set AVX-512 Exponential and Reciprocal Instructions (ERI) e AVX-512 Prefetch Instructions (PFI).
Qui di seguito la tabella riepilogativa.
| CPU | SkyLake | SkyLake Xeon | CannonLake | Knights Landing | Haswell |
| SSE | ● | ● | ● | ● | ● |
| SSE2 | ● | ● | ● | ● | ● |
| SSSE3 | ● | ● | ● | ● | ● |
| SSE4.1 | ● | ● | ● | ● | ● |
| SSE4.2 | ● | ● | ● | ● | ● |
| FMA3 | ● | ● | ● | ● | ● |
| FMA4 | ○ | ○ | ○ | ○ | ○ |
| AVX | ● | ● | ● | ● | ● |
| AVX2 | ● | ● | ● | ● | ● |
| AVX512F | ○ | ● | ● | ● | ○ |
| AVX512CDI | ○ | ● | ● | ● | ○ |
| AVX512PFI | ○ | ○ | ○ | ● | ○ |
| AVX512ERI | ○ | ○ | ○ | ● | ○ |
| AVX512VLI | ○ | ● | ● | ○ | ○ |
| AVX512BW | ○ | ● | ● | ○ | ○ |
| AVX512DQ | ○ | ● | ● | ○ | ○ |
| AVX512IFMA52 | ○ | ○ | ● | ○ | ○ |
| AVX512VBMI | ○ | ○ | ● | ○ | ○ |
| SHA | ○ | ○ | ● | ○ | ○ |
| AES | ● | ● | ● | ● | ● |